My Profile

Profile Avatar
Ahmed
90 Wade Lane
Sallachry, NA Pa32 4xd
Saudi Arabia
077 5924 9124 https://szeastwin.evlla.com/
[音楽演奏]



こんにちは、
>オペアンプのpcb supplierレイアウト技術に関するTI PrecisionLabシリーズへようこそ。r>この講義では、
オペアンプのレイアウトを紹介し




、PCBトレースに関連する寄生効果のいくつ
かとその対処方法について説明します�

r>
アナログ回路に関

r>

、回路設計に続くレイアウト�


は後付けのように感じることがありま�


さらに悪いことに、特に締め切りが厳しい場合
は、ボードのプロトタイプ段階を完全にスキップしたいとい�


が強くなる可能性が�


br>>。

ただし、
理想的でないレ�





プロジェクトに悲惨な結果をも�
し、

何時間もの
注意深い回路設計を相殺する可能性があることを覚えておくことが重
��す。

したがって、
優れたレ�

ト手法

を確認
し、プロトタイプを使用して設計を検証することは、時間をかける価値が
��ます。

適切なオペアンプのレイアウトに
は、多くのベストプラクティスが�
�れます。

幸い、
これ�




��




、アナログボードレイアウトで使用されるより一般的な手法と重�
ています。

したがって、一方�
�ぶことは通常
、もう一方�
�化します。

このプレ
��テ�
�ョンで


、短い�

��の重要性


と関連する
寄生インピーダンスの低減につ
��説明します。



br>並列トレース

とその潜在的な問題に�
�て説�




最後に


、オペアンプの反転
入力からその出力ノードまでのパスの感度�
いて説明




これは



、一般的にアナログレイアウトではなく、オペアンプレイアウトに
��のトピックです。

また、各手法につ�

>、少なくとも1つの

レイアウト例を調べて、理論
を実際にどのように適用�

かを確認します。


オペアンプのレイアウトに
��る最初のアドバイス

は、トレースをできる�け短くすることです�
>
トレースが長くな�

、不要な寄生抵抗、

静電容量、およびインダクタンスが�
する可能性があります。



の影


�常望ましく

なく


、シグナルインテグリティに悪影響
��える可能性があります。

トレー�


�と
寄生抵抗が減少し


ますが、隣接する層にトレースまたは金属コアがある場�
�寄生容�

��する可�


があり


ます。

このプレゼンテーションの後半で


�容�
式について説明します



今のところ、より高いレベルの電流が流れると予想され�

��トレース
は一般に幅が広く
�ることに注意してください


PC

��スの場合、関連する
寄生抵抗<
br>は次の式で
��られます�Rは

、小文字のt×
Wでrho×Lに



��掛けたものにアルファ×
量の資本

Tを引いたものから摂氏25度を�
たものに等し�
�り


ここで、

Rは総抵抗、rho
は 金属

トレ�
�の抵抗率、LとWは�


の長さと幅r>の
順、小文字のt
�トレースの�

、アルファはトレース

の温度



、大文字のTは
摂氏での温�



これと他の
有用なPCB公式につい�
>
は、
TIのアナログエンジニアのポケット

リファレンスガイド�

��インバージョンをチェックし�
�ださい。


簡単な例を見てみましょう。

左側には、<
ピンのデュアルチャネルオペアンプが
��ます。

赤の領域が
最上部の�
�層です。
<
��い部分が
一番下の
��層�



紫色の領域は
、これらのレイヤー




1番目と2番目のレイヤーの両方でグラ�

レーンと重なっている
��を示しています。 チャネルB

の反転入力




は、マイナスのBとして示されま�

こで


>
な問題を見つけることができます
か?

この


トレースが他のトレースよりも著しく長く


、回路に寄生イン

�ンスを�
していることに気付い
��もしれません。 関係

する回路
とノードに応じて、

これは回路の�
�ォ�

��に�
�な影響を与える場合とそ�

��場合があり
ます




し、反転
入力は通常

、敏感なノードと見なされます。

したがって�
�能であ�





�を短く�
ことをお勧めし
ます。

右側では





、レース
のピンへのパスが短くなるようにRfコンポーネントを再配�
ることで、長いトレースの問題を解�
�きることがわかります。

もう1つの重要な
レイア�




、可能な場合は並列トレースを回避することです
br>

PCB上のトレースは金属製であることを忘�
�いでください。

そして
、間に絶縁体を挟んだ平行
��属�


コンデンサを形成します。

したがって、2つのトレース


同��平面上
ま�
�隣�
る平面上

で並列に実行されると、
寄生容量が発生します。

これ
により

、ある�

��から別のトレースへの信号の�

結合が発生する可能性

�ます。

<

�層上の並列トレースの場合

、関連する

��容量

は、
式C = ktl<
br>over dで与えられます。ここ�
Cは
総容量�
r>
kは自由空間の�
�率


�それぞ�
レースの厚さ
と長�


。 dは、�

スの
近端間の距離

です。

同�



�レース
が隣接�

��上

にある
��、式Cで表される静電容
��形成



します。ここ�

r>
は総静電容量、k
は自由空間の誘電率、r>イプシロンsubrは誘電体です。<

br>多くの場合、�
�PCB材料の定数、fr4、w、および
lはそれ

�レースの幅と長さ




�hは
面間の距離です。 PCB寄生効
��関する

これら�
びその他の公式



og
Engine

ket ReferenceGuideに

記載されています。

同様に、トレースは



、同じ層<
br>または
��する層に平行な金属�
�注がれると寄生容量を形成する可�
があります。
�とえば
、信号パスの下の層

がソリッドグ�
ドプレー
��ある
場合、寄生容量

が信号パスから�
�ンドに形成される可能性が�

ます。

多くの場

�の
影響はごくわずかです。

た�
、非常に長いトレース<
��機密性の高いノードの

場合、問題になる可能性が�

��。
う1つ注意すべき点は
、並列トレースでは誘導結合�
�生する可能性があること



r>
ワイヤの電流が変化
すると、磁場が発生します。
<
��して、この
磁場は、次に、



��導電性ループに電流�

する可能性があります。

これは

��ラデーの法則の�

す。

また、
関係する距離

が短いほど�
�が強くなります。つまり
、平行トレース�

r>この問題の影響を受けやすい可能�
�あります。

これは
、高速信号ではより大きな懸念事項

であることに注意してくださ


r>したが�
�、注意して、デジタル�
ースにアナログトレース�
置しないようにする必要があり


ます。

このトピックは
、「

オペアンプPCレイアウトの
接地とバイ
��」というタイトルのプレゼンテ�
�ョンで拡張されます。


最初の例をもう一度見てみましょう
br>
最初に、加算ノードとも呼ばれる�ャネ�
�反転入力の


パスが長いことに気付きまし�


私たちが今知っている�

��っている
と、

ここで追加の問題が発生する可能性�
�ります�
>

強調表示された
��ースが

並行して実行されていることに気付いたかもしれません。

トレース
は金属製で
��ため

、容量性プレートとして機�

、不要な信号結合を引き起こす可�
があります。>これは通常
、2つの信号にとっては悪いことです。

し、次の

�クで説明するよう
に、トレース<


�イナス
ピンと出力ピンに移動する場
��特に危険


です。


ロングインマイナストレースの問題


がRf�
�ポーネントを移動することで

解決されたように、Aアウト
とB
��マイナストレースの問題も解決できますが�

r>残念なが�
�このようなコンポーネントを再配置
することが常に<

��能または実用的であるとは限りませ�



マ�


スペースの制約


�、このようなレ�
ウト戦略の

実�
�困難になる場合があります。

並列ト
��ス
がやや避けられない場合は

、別の�
�ローチ
用できます。

これは
代替ソリューションの例です。

まず�
�レース

��限り分離します。

次に、


赤で表層に注がれる地面がト�
ス間を走ることが許可され
ます。


��注入


は、信�

ース間の結合を防ぐためのシールドとし
��能�
�す�
>
さらに
保護するために、グランドビア


ここに配置して


、グラ
��プレーンのこのポイントの

電圧


、青色の�

��グランドプレーンの電圧と共通になるようにすることも�
�ます。

したがって、
並�
レースを使用する必要があ





、グランドプレーンとビアを使


ランドシールド

が実行可能�
�プションです。

前の例で述べたよ


>


オペアンプのレイアウトに�
なこ
��


、マイナス�

重要性です。

インマイナスピン�
r>または加算ノード


は�

プの負帰還を制御します
br>
信号
とフィードバックパス

が�
なインピ
��ンスに遭遇すると
、フィードバ
��パ�

相が

過度にシフトします。

これは、信号パスの遅�
考えることができ
ます。

効果が
悪�
るにつれて、出力

は<
br>
より長いオーバ�


�でより�

��時間を示します。

最終�
は、位相
シフトが非常に悪くなり

、アンプのフィードバック
が負ではなく正になり


、出力が

制御不能に発振�


��。<
br>この望ましくない結果


�定性と�
れ、オペアンプの安定性に関するTI PrecisionLabシリーズで

さらに詳しく説明されています



r>

��定性を防ぐため�
r>


、出力

ピンから入力マ�
スピンへの敏感な信号経路を可能な


��効果から保�
�ることが重要です



出力ピンは一般に
ある程度の負荷容量�
動できますが

、入力

��は本質的に非常に低い入力

容量�
>通常、アン�

入力容量


数ピコファラッドのオーダ
��す。

したがって、マイナスピンは
出力ピンより�

が高くなります。

また
、寄生容量を


�入力から遠ざけることが特に重要です。

これを行う
には、マイナスピンへ�
�レースを短くし


、パスに沿ってビア�
置しないよう




また、パッシブディス��リート


ーネントはピンの近くに配置します。>必要に応じて


、マイナスピンの下のレイヤーのグランドプレーンを削除すること�

��す�
��速アンプは

域幅が広いため、ほとんどのアンプ


�も寄生インピーダンスによる
不安定性の影響を受けやすいことに注�
�て�
さい



�のスライドで


は、加算ノードの小さな�
容量が出力に
大きなオー�
シュート応答をどのように生成す
��を確認できます


br>
ただし
、OPA818の

帯域幅は非常に高いことに注意してください。

そして、ほとんどのアンプは
これ�

感ではありません。




��れ�



このノ�
をクリー
��保つこ�
�重要性を説明するた�
良い例です。 8ピンデュアルチ
��ルオペアンプ�
�用した

別の例を考えてみましょう




見てわかるよ�

、入力

は左から
非反転入力ピンに、
<

�はプラスで到着します。

そし




��

�ピンにフィードバックされる


��イナスになります。

少し時間を取っ
てレイアウトを見�
�ださい。


潜在的な問題の兆候はあります�

r>

Rf

コンポーネントのパ�

�らマイナス
ピンまでのパスが比較的�
�ことに気づいたかもしれません�
>
アウトからインマイナスへのパス





r>
また
、インマイナスピンへのトレースを


��だけ短くすることが重要です。

この場合、金属�

��は最下�
r>の金属�
�ンドプ�
ンと相互作用して




、�
�ー�


�ンドへの静電容量を形成します。

これは、マ
��スピンに浮遊容量があることを意味し


ます。

この寄生
容量は<
br>通常、ピコファラッ
��オーダーで
あり


、出力ピンで問題になる可能性は低く
��ます。
だし
��ンマイナスピン
には、数ピコファラッドのオーダーの自然な入力

容量があり
ます
br>
したがって、浮遊容量
は重要な�
�になる可能性があります。

これは


特に
高速オペアン�


��て�
�する場合に、安定性の問題を引き起こす可�

��ります。

右側は
、レイアウトの改良版です。

Rf
��ポーネントが反転入力ピンに近づいていることに注意し�
�ださいr>


出力ピンからのトレース
は長くなりますが


イナス
ピンに�
トレース
��るかに短くなります。

これにより
、マイナスピン�

容量
��幅に減少し

ます。

さらに、
2番目の層の�
�ンドプ�



ナストレースの

下で削除されてい
ます。

これは、マイナスの寄生容量を取�
�くのにも役立ちます
<
br>。

ただし、
非常に敏感な回路にのみ必要な場合があ
br>
ます。





��たオペアンプレイ�

を作成するために使用されるさまざまな手法があります。


�て、それらの多くは
、一般的に、優れたアナログレイアウトと重複�
�います。

このプレゼンテーションで
は、信号トレー�


寄生インピーダンスに関係するものについて説明しました


要約する�

可能�
合は必



��スを使�
�てください。

また、トレースを並列に配置することは避けてください


また
��トレー�
�並列に配置する場合は、トレースを�

��する
必要があり

ま�

>
最後に



、特に

マイナスピン�
�られるように、オペアンプ加算ノードの寄生容量�
小限に抑えます。

これらの<
��イデアをオペアンプPCBレイアウトの

接地とバイパスで拡張し、


アナログ信号とデジタル
信号の分離、接地、

およびバイパスコンデンサについて説明します。

それは今のところすべてです。

見てくれてありがとう。

My InBox

My Messages

FromSubjectDateStatus
1
Page size:
select
 0 items in 1 pages
No records to display.